Ț•óŽĄLĐ)Ń)JÓ)4*3S*7‡*xż*38+™l+0,H7,t€,ő,†-[.Žp.Œÿ.[Œ/è/Žx0”1‰œ1/&2(V2(2(š2/Ń213B33%v3%œ3(Â3(ë324EG414?ż4(ÿ4)(5.R5 5"Ž5%±5/Ś5.6$66[6 y6 …6 “6.Ÿ6Î6é677 87 B7L7 h7r77”7Ż7Ê7Đ7ă7ù7 88(=8f8~88©8É8é899/9@9X9m9‡9ž9­9Ä9Û9ń9:G(: p:‘:;°:ì:;#;@;R;=q;&Ż;Ö;ć;$<"'<*J<u<-<»<Ű<3ś<#+=O=n= =DŒ=CŃ=+>&A>%h>)Ž>%ž>!Ț>!?$"?G?^?8u?ź?"È?ë?ț?@'@=@S@i@!@Ł@'Ÿ@'æ@A7&A^AWuA}ÍAPKB4œBkŃBt=CBČCőC&D8DWDvD“D)ČD,ÜD, E96ECpE7ŽE;ìER(FR{F/ÎFțF"G#,e_ke@ËeB fcOf łf6Ôf g$g6gHg Ygzg’gŻgÂgĘgîgh%#hIh\hnhF}h2Äh0śh+(i.Ti1ƒi”iÓi%äi j j(6j%_j&…jŹj&Äj ëj k!k)8k%bkˆk„kčk&Ìkókl#l&7l5^lJ”l ßl ëlśl!m1m;Bm~m œm$§m%Ìm+òm/n+Nnzn“n&ČnÙn2ín2 o2So4†o,»o èo9öoF0p4wpŹp)Æpđpÿp(qGq;fq/ąq&Òq"ùqr!8r Zr{r’r©rœrŐrírss*s>sRs(fs%s”sĆsâs4űs!-t+Ot{t'˜tÀtàt útu$uAu%]uƒušu5Ču&èu'v7v-Wv;…v/Áv ńvûvw w0w%@wfw|w›włw$Íwòw(x$+x"Px-sx$Ąx Æxçxy#y"Cy"fy ‰yȘyĂyȚyöy%z4zPzpz€zŸzN|[P|;Ź|Jè|B3}uv}6ì}Ź#~9Đ~T |_”ܱ’€yDłŸ±r‚g$ƒŽŒƒłA„čő„ÁŻ…<q†,ź†,ۆ,‡75‡8m‡RŠ‡:ù‡;4ˆ-pˆ-žˆ9̈U‰9\‰M–‰-ä‰-Š3@ŠtŠ)ƒŠ,­Š4ڊ3‹<C‹(€‹©‹ș‹ҋ6ă‹Œ2ŒJŒjŒ ŠŒ—Œ" Œ ÌЌ êŒ$őŒ% @J`x"ź4э%Ž,Ž&?Ž fŽ‡ŽŠŽÎ+֎!%$"Jm$Œ±$Ïèÿ5QT0Š/Ś`‘h‘(‡‘(°‘ّ"ò‘A’-W’…’'–’%Ÿ’#ä’6“?“:[“%–“.Œ“Gë“,3”(`”‰” Ÿ”Y«”Y•6_•1–•/ȕ3ű•/,–+\–+ˆ–.Ž–ă–ü–M—&h—/—ż—ۗś—˜5˜T˜s˜<’˜#Ϙ0ó˜0$™$U™Dz™ż™fۙBš^К8/›vh›ߛQ_œ#±œ/՜&&,$S&x2Ÿ6ҝ6 žC@žL„ž@ўDŸ\WŸHŽŸ6ęŸ4 8P 9‰ Ă à -ú )(ĄRĄ)hĄ5’ĄPÈĄ6ą7PąAˆą5Êą,Ł0-Ł€^Ł8ߣ€3€Q€n€/‚€>Č€ń€„.#„5R„ˆ„L›„6è„5ŠAUŠB—ŠOÚŠ)*§'T§0|§"­§ЧWì§TDš!™š"»š%Țš©(©$F©$k©A©%Ò©'ű©- Ș,NȘ){Ș,„Ș2ÒȘC«;I«/…«:”«$đ«"ŹD8Ź#}Ź9ĄŹ&ÛŹ0­(3­(\­(…­'ź­Ö­-ï­4ź4Rź+‡źłźÎź-ßź/ Ż*=Ż*hŻ*“Ż ŸŻ!߯!°#°;°L°h°ˆ°'ž°,Æ°,ó°, ±,M±z±!Ž±=°±î±2Č!3Č!UČ*wČ#ąČ.ÆČ$őČ\ł2wł Șł.Ëł%úłE ŽGfŽ5źŽ9äŽC”`b”BĂ”:¶DA¶a†¶Dè¶>-·Hl·e”·:žDVž`›ž9üžC6č`zčKÛč:'șDbșa§ș< »FF»c»:ń»D,ŒaqŒ:ÓŒDœaSœ:”œDđœa5Ÿ9—ŸCŃŸ`ż8vżBŻż_òż:RÀDÀaÒÀ/4Á-dÁI’ÁDÜÁM!ÂLoÂ5ŒÂHòÂR;ĂQŽĂ;àĂEÄbbÄ?ĆÄIĆfOĆ)¶Ć9àĆ&ÆAÆVÆlÆ.€ÆŻÆ ÍÆîÆÇ"Ç5Ç+NÇ,zǧÇÀÇŐÇPćÇ86È7oÈ1§È5ÙÈ2É$BÉgÉ0yÉȘÉÆÉ1ßÉ.Ê/@ÊpÊ6Ê,ÆÊóÊ Ë:3Ë-nË!œË%ŸËäËBùË<ÌWÌpÌ-†ÌPŽÌUÍ[ÍoÍ‚Í0žÍÏÍNáÍ0ÎNÎ%]Î)ƒÎ1­Î7ßÎ:ÏRÏ!jÏ1ŒÏŸÏ<ȚÏ<Đ<XĐ>•Đ.ÔĐŃOŃbeŃQÈŃÒ47Ò lÒ zÒ8›Ò"ÔÒLśÒ-DÓ7rÓ1ȘÓ$ÜÓ6Ô)8ÔbÔ‚ÔŸÔčÔŚÔőÔŐ*ŐDŐ^ŐxŐ5’Ő0ÈŐùŐ& Ö4ÖIMÖ4—Ö3ÌÖ$Ś&%ŚLŚ/kŚ›Ś+±Ś*ĘŚ(Ű51ŰgŰzŰFšŰ2áŰ4Ù$IÙEnÙRŽÙBÚ JÚ&WÚ ~Ú‰Ú™Ú-©ÚŚÚ&ôÚÛ%:Û8`Û™Û+°Û'ÜÛÜ0#Ü'TÜ|Ü›Ü&°Ü1ŚÜ0 Ę0:Ę.kĘ'šĘ&ÂĘéĘȚ4Ț!NȚ3pȚ€Ț łȚÉ­ĂÎÀVČ„:\:à%+H<`dêŻm`ÒŐс”-(„c? ú&ʱ±]ÁĐ°žùĄîâ‹ó9ŰŸfÙśœ\žÛwTɑ"ŸЏY+,țŒ"8Ï0À¶5—IaŁRt?XŸÀ̓BžÇI°đa2ȘEPy –żçéu™ĘŽÍ—AĘW3sŹźŻ’Śtx–‹‡TbKàËäŰîyœi‚găO%Â&BÆŸűìăoMš@,Ìłêßm1Dôn”¶6”*Z v…“ _s_=ÜgXWDN 6vš^Y•Ö0Ì|žûˆȘź«…•ïEpCæ§}ŒGŃą7[kĄr~j‰đą1NC·ŠŽżá@'âȚ[3Kš#=h蜘ÓVƒ § Ä>‘9ó^»«öĆ©/ućÎçíëLèkÄ!ńLüŽ›òì$ÈĆUcŒ<;œ]OSïńJZnš  f>“*Q;PQjȆŁ4߈ ë$ÔÊłőò‰izŚ˜AÙÔÒ}b8ș#r5lÜeíȎzGÚ„Û{ȚÆ‚F©”~č!2q(S.p.Á€ÓáŐFU'ę -)Ö)d™lŠÿw ’ ό䭊eŠÇ€·Źhq»4 /čH{JÚM„‡oːéRć†æ|€›xș7 For the options above, the following values are supported for "%s": aliases Do print instruction aliases. debug_dump Temp switch for debug trace. no-aliases Don't print instruction aliases. no-aliases Disassemble only into canonical instructions, rather than into pseudoinstructions. no-notes Don't print instruction notes. no-pc Don't print program counter prefix. ctx4 Force disassembly using 4-context mode. ctx8 Force 8-context mode, takes precedence. notes Do print instruction notes. numeric Print numeric register names, rather than ABI names. priv-spec=PRIV Print the CSR according to the chosen privilege spec (1.9, 1.9.1, 1.10, 1.11). The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following NFP specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V-specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M to select the correct opcode class(es). Warning: illegal use of double register pair. addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic Display instruction in AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic Display instruction in Intel mnemonic intel64 Display instruction in Intel64 ISA suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # internal error, undefined modifier (%c)# internal error, undefined operand in `%s %s'$%d unused bits in i386_cpu_flags. %d unused bits in i386_operand_type. %dsp16() takes a symbolic address, not a number%dsp8() takes a symbolic address, not a number%s: %d: missing `)' in bitfield: %s %s: %d: unknown bitfield: %s %s: Error: %s: Warning: %s: error: %s:%d: %s: unrecognized opcode encoding space 'LSL' operator not allowed'ROR' operator not allowed(DP) offset out of range.(SP) offset out of range.(unknown)*illegal**unknown operands type: %d**unknown*, , .21-bit offset out of range64-bit address is disabled [[][]:ABORT: unknown operandAddress 0x%s is out of bounds. An error occurred while generating the extension instruction operationsAssume all insns are Thumb insnsAttempt to find bit index of 0BO value implies no branch hint, when using + or - modifierBad immediate expressionBad register in postincrementBad register in preincrementBad register nameBiiiig Trouble in parse_imm16!Bit number for indexing general register is out of range 0-15Byte address required. - must be even.CpuMax != %d! Disassemble "register" namesDisassemble in ESA architecture modeDisassemble in z/Architecture modeDon't know how to specify # dependency %s Don't understand 0x%x Enable CDE extensions for coprocessor N spaceError processing section %u Error: read from memory failedExamine preceding label to determine an insn's typeFile has invalid ME-Config section.File has no ME-Config section.GPR odd is illegalHmmmm 0x%xIC note %d for opcode %s (IC:%s) conflicts with resource %s note %d IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d IC:%s [%s] has no terminals or sub-classes IC:%s has no terminals or sub-classes Immediate is out of range -128 to 127Immediate is out of range -32768 to 32767Immediate is out of range -512 to 511Immediate is out of range -7 to 8Immediate is out of range -8 to 7Immediate is out of range 0 to 65535Invalid NFP option: %sInvalid size specifierLP_COUNT register cannot be used as destination registerLabel conflicts with `Rx'Label conflicts with register nameMissing '#' prefixMissing '.' prefixMissing 'pag:' prefixMissing 'pof:' prefixMissing 'seg:' prefixMissing 'sof:' prefixName well-known globalsNo relocation for small immediateNot a pc-relative address.Only $sp or $15 allowed for this opcodeOnly $tp or $13 allowed for this opcodeOperand is not a symbolOperand out of range. Must be between -32768 and 32767.Please report this bugPrint CP0 register and HWR names according to specified architecture.Print CP0 register names according to specified architecture. Default: based on binary being disassembled. Print FPR names according to specified ABI. Default: numeric. Print GPR and FPR names according to specified ABI. Print GPR names according to specified ABI. Default: based on binary being disassembled. Print HWR names according to specified architecture. Default: based on binary being disassembled. Print unknown instructions according to length from first two bitsRecognize DSP instructions.Recognize FPU QuarkSE-EM instructions.Recognize FPX DP instructions.Recognize FPX SP instructions.Recognize MSA instructions. Recognize NPS400 instructions.Recognize double assist FPU instructions.Recognize double precision FPU instructions.Recognize single precision FPU instructions.Recognize the Global INValidate (GINV) ASE instructions. Recognize the Loongson Content Address Memory (CAM) instructions. Recognize the Loongson EXTensions (EXT) instructions. Recognize the Loongson EXTensions R2 (EXT2) instructions. Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions. Recognize the eXtended Physical Address (XPA) ASE instructions. Recognize the virtualization ASE instructions. Register list is not validRegister must be between r0 and r7Register must be between r8 and r15Register number is not validSR/SelID is out of rangeSVE `movprfx' compatible instruction expectedSVE instruction expected after `movprfx'SelID is out of rangeSelect raw register namesSelect register names used by GCCSelect register names used in ARM's ISA documentationSelect register names used in the APCSSelect register names used in the ATPCSSelect special register names used in the ATPCSSmall operand was not an immediate numberSpecial purpose register number is out of rangeSyntax error: No trailing ')'The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbolUIMM = 00000 is illegalUIMM values >15 are illegalUIMM values >7 are illegalUnknown error %d Use canonical instruction forms. Use only hexadecimal number to print immediates.VSR overlaps ACC operandValue is not aligned enoughValue of A operand must be 0 or 1W keyword invalid in FR operand slot.W register expectedWarning: disassembly unreliable - not enough bytes availableWarning: illegal as 2-op instrWarning: illegal as emulation instrWarning: reserved use of A/L and B/W bits detectedWarning: rsrc %s (%s) has no chks Warning: rsrc %s (%s) has no chks or regs Warning: unrecognised CALLA addressing modeaccepted values are from -1 to 6address register in load rangeaddress writeback expectedassertion fail %s:%dattempt to set 'at' bits when using + or - modifierattempt to set y bit when using + or - modifierbad case %d (%s) in %s:%dbad instruction `%.50s'bad instruction `%.50s...'bit,base is out of rangebit,base out of range for symbolbranch operand unalignedbranch to odd offsetbranch value not in range and to odd offsetbranch value out of rangebyte relocation unsupportedcan't create i386-init.h, errno = %s can't create i386-tbl.h, errno = %s can't find %s for reading can't find i386-reg.tbl for reading, errno = %s can't find ia64-ic.tbl for reading cannot use odd number destination registercannot use odd number source registercde coprocessor not between 0-7: %scgen_parse_address returned a symbol. Literal required.class %s is defined but not used coproc must have an argument: %scoprocN argument takes options "generic", "cde", or "CDE": %sdisplacement value is not aligneddisplacement value is not in range and is not aligneddisplacement value is out of rangedon't know how to specify %% dependency %s dsp:16 immediate is out of rangedsp:20 immediate is out of rangedsp:24 immediate is out of rangedsp:8 immediate is out of rangeexpected 16, 32 or 64 inexpecting got relative address: got(symbol)expecting got relative address: gotoffhi16(symbol)expecting got relative address: gotofflo16(symbol)expecting gp relative address: gp(symbol)extend operator expectedextraneous registerfirst register of the range should be r13floating-point immediate expectedfloating-point value must be 0.0 or 1.0floating-point value must be 0.5 or 1.0floating-point value must be 0.5 or 2.0illegal L operand valueillegal PL operand valueillegal WC operand valueillegal bitmaskillegal id (%d)illegal immediate valueillegal use of parenthesesimm10 is out of rangeimm:6 immediate is out of rangeimmediate is out of range 0-7immediate is out of range 1-2immediate is out of range 1-8immediate is out of range 2-9immediate offsetimmediate out of rangeimmediate too big for element sizeimmediate valueimmediate value cannot be registerimmediate value is out of rangeimmediate value out of rangeimmediate zero expectedincompatible L operand valueindex register in load rangeindex register xzr is not allowedinstruction opens new dependency sequence without ending previous oneinsufficient data to decode instructioninternal disassembler errorinternal error: bad insn unitinternal error: bad major codeinternal error: bad sparc-opcode.h: "%s" == "%s" internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx internal error: bad vliw->next_slot valueinternal error: bpf_cgen_cpu_open: no endianness specifiedinternal error: bpf_cgen_cpu_open: unsupported argument `%d'internal error: bpf_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: broken opcode descriptor for `%s %s'internal error: cris_cgen_cpu_open: no endianness specifiedinternal error: cris_cgen_cpu_open: unsupported argument `%d'internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: don't know how to handle parsing resultsinternal error: epiphany_cgen_cpu_open: no endianness specifiedinternal error: epiphany_cgen_cpu_open: unsupported argument `%d'internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: fr30_cgen_cpu_open: no endianness specifiedinternal error: fr30_cgen_cpu_open: unsupported argument `%d'internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: frv_cgen_cpu_open: no endianness specifiedinternal error: frv_cgen_cpu_open: unsupported argument `%d'internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: immediate() called with invalid byte count %dinternal error: ip2k_cgen_cpu_open: no endianness specifiedinternal error: ip2k_cgen_cpu_open: unsupported argument `%d'internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: iq2000_cgen_cpu_open: no endianness specifiedinternal error: iq2000_cgen_cpu_open: unsupported argument `%d'internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: lm32_cgen_cpu_open: no endianness specifiedinternal error: lm32_cgen_cpu_open: unsupported argument `%d'internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: m32c_cgen_cpu_open: no endianness specifiedinternal error: m32c_cgen_cpu_open: unsupported argument `%d'internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: m32r_cgen_cpu_open: no endianness specifiedinternal error: m32r_cgen_cpu_open: unsupported argument `%d'internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: mep_cgen_cpu_open: no endianness specifiedinternal error: mep_cgen_cpu_open: unsupported argument `%d'internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: mt_cgen_cpu_open: no endianness specifiedinternal error: mt_cgen_cpu_open: unsupported argument `%d'internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: or1k_cgen_cpu_open: no endianness specifiedinternal error: or1k_cgen_cpu_open: unsupported argument `%d'internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: unknown hardware resourceinternal error: unknown operand, %sinternal error: unrecognized field %d while building insninternal error: unrecognized field %d while decoding insninternal error: unrecognized field %d while getting int operandinternal error: unrecognized field %d while getting vma operandinternal error: unrecognized field %d while parsinginternal error: unrecognized field %d while printing insninternal error: unrecognized field %d while setting int operandinternal error: unrecognized field %d while setting vma operandinternal error: xc16x_cgen_cpu_open: no endianness specifiedinternal error: xc16x_cgen_cpu_open: unsupported argument `%d'internal error: xc16x_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: xstormy16_cgen_cpu_open: no endianness specifiedinternal error: xstormy16_cgen_cpu_open: unsupported argument `%d'internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal relocation type invalidinternal: non-debugged code (test-case missing): %s:%dinvalid %function() hereinvalid Ddd valueinvalid R operandinvalid TH valueinvalid address type for operandinvalid addressing modeinvalid arithmetic immediateinvalid bat numberinvalid conditional optioninvalid constantinvalid counter accessinvalid extend/shift operatorinvalid immediate, must be 1, 2, or 4invalid mask fieldinvalid mfcr maskinvalid offsetinvalid offset: must be in the range [-512, -8] and be a multiple of 8invalid operand. type may have values 0,1,2 only.invalid position, should be 0, 16, 32, 48 or 64.invalid position, should be 0, 8, 16, or 24invalid position, should be 16, 32, 64 or 128.invalid position, should be one of: 0,4,8,...124.invalid post-increment amountinvalid registerinvalid register for stack adjustmentinvalid register listinvalid register nameinvalid register number, should be blinkinvalid register number, should be fpinvalid register number, should be pclinvalid register offsetinvalid register operand when updatinginvalid replicated MOV immediateinvalid shift amountinvalid shift operatorinvalid size value must be on range 1-64.invalid size, should be 1, 2, 4, or 8invalid size, value must be invalid sprg numberinvalid tbr numberinvalid value for CMEM ld/st immediateinvalid value for immediatejump hint unalignedjunk at end of linelast register of the range doesn't fitmerging predicate expected due to preceding `movprfx'mis-matched privilege spec set by %s=%s, the elf privilege attribute is %smissing `)'missing `]'missing extend operatormissing mnemonic in syntax stringmissing registermost recent format '%s' appears more restrictive than '%s' multiple note %s not handled multipliernegative immediate value not allowednegative or unaligned offset expectedno insns mapped directly to terminal IC %s no insns mapped directly to terminal IC %s [%s]no shift amount allowed for 8-bit constantsnot a valid r0l/r0h pairoffset(IP) is not a valid formopcode %s has no class (ops %d %d %d) operand is not zerooperand out of range (%ld not between %ld and %ld)operand out of range (%ld not between %ld and %lu)operand out of range (%lu not between %lu and %lu)operand out of range (0x%lx not between 0 and 0x%lx)operand out of range (not between 1 and 255)out of memoryoutput register of preceding `movprfx' expected as outputoutput register of preceding `movprfx' not used in current instructionoutput register of preceding `movprfx' used as inputoverlapping field %s->%s overwriting note %d with note %d (IC:%s) p0-p7 expectedparse_addr16: invalid opindex.percent-operator operand is not a symbolposition value is out of rangepredicate register differs from that in preceding `movprfx'predicated instruction expected after `movprfx'previous `movprfx' sequence not closedreading from a write-only registerreg pair must be contiguousreg pair must start from even regregister R30 is a limm indicatorregister element indexregister must be BLINKregister must be GPregister must be ILINK1register must be ILINK2register must be PCLregister must be R0register must be R1register must be R2register must be R3register must be SPregister must be either r0-r3 or r12-r15register name used as immediate valueregister numberregister number must be evenregister out of rangeregister size not compatible with previous `movprfx'register source in immediate moveregister unavailable for short instructionsrelocation invalid for storerotate expected to be 0, 90, 180 or 270rotate expected to be 90 or 270rsrc %s (%s) has no regs shift amountshift amount must be 0 or 12shift amount must be 0 or 16shift amount must be 0 or 8shift amount must be a multiple of 16shift is not permittedshift operator expectedsource and target register operands must be differentspecified register cannot be read fromspecified register cannot be written tostack pointer register expectedsyntax error (expected char `%c', found `%c')syntax error (expected char `%c', found end of instruction)unable to change directory to "%s", errno = %s undefinedunexpected address writebackunknownunknown 0x%02lxunknown 0x%04lxunknown S/390 disassembler option: %sunknown bitfield: %s unknown broadcast operand: %s unknown constraint `%c'unknown operand shift: %xunknown privileged spec set by %s=%sunknown reg: %dunrecognised disassembler CPU option: %sunrecognised disassembler option: %sunrecognised register name set: %sunrecognized disassembler option with '=': %sunrecognized disassembler option: %sunrecognized form of instructionunrecognized instructionvalue must be a multiple of 16value must be in the range 0 to 240value must be in the range 0 to 28value must be in the range 0 to 31value must be in the range 1 to value must be power of 2value out of range 1 - 256vector5 is out of rangevector8 is out of rangewarning: ignoring unknown -M%s optionwidth value is out of rangewriting to a read-only registerz0-z15 expectedz0-z7 expectedProject-Id-Version: opcodes 2.36.90 Report-Msgid-Bugs-To: bug-binutils@gnu.org PO-Revision-Date: 2021-11-21 01:32+0100 Last-Translator: StĂ©phane Aulery Language-Team: French Language: fr MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. Plural-Forms: nplurals=2; plural=(n > 1); X-Generator: Poedit 2.4.2 Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour "%s" : aliases Afficher les alias des instructions. debug_dump Interrupteur temporaire pour la trace de dĂ©bogage. no-aliases Ne pas afficher les alias des instructions. no-aliases DĂ©sassembler seulement en instructions canoniques, au lieu de pseudo-instructions. no-notes Ne pas afficher les instructions. no-pc Ne pas afficher le prĂ©fixe de compteur de programme. ctx4 Forcer le dĂ©sassemblage en mode 4-context. ctx8 Forcer le mode 8-context, a la prĂ©sĂ©ance. notes Afficher les alias les instructions. numeric Affiche le nom des registres numĂ©riques, au lieu de leur nom ABI. priv-spec=PRIV Affiche le CSR selon la spĂ©cification de privilĂšge choisie (1.9, 1.9.1, 1.10, 1.11). Les options spĂ©cifiques AARCH64 du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques ARC du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options suivantes spĂ©cifiques au dĂ©sassemblage ARM sont prises en charge avec l’utilisation de l’option -M : Les options spĂ©cifiques MIPS du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques NFP du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques PPC suivantes sont prises en charge avec l’utilisation de l’option -M : Les options spĂ©cifiques RISC-V du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques S/390 du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques i386/x86-64 du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Warning : Le dĂ©compilation peut ĂȘtre incorrecte en raison du choix de classe d'opcode supposĂ©es. Utiliser -M pour sĂ©lectionner la ou les classes d’opcode correctes. Attention : non valable comme instruction Ă  2 opĂ©randes. addr16 Supposer un adressage 16 bits addr32 Supposer un adressage 32 bits addr64 Supposer un adressage 64 bits amd64 Afficher les instructions en AMD64 ISA att Afficher les instructions en syntaxe AT&T att-mnemonic Afficher les instructions avec les mnĂ©moniques AT&T data16 Supposer une taille de donnĂ©es sur 16 bits data32 Supposer une taille de donnĂ©es sur 32 bits i386 DĂ©sassembleur en mode 32 bits i8086 DĂ©sassembleur en mode 16 bits intel Afficher les instructions en syntaxe Intel intel-mnemonic Afficher les instructions avec les mnĂ©moniques Intel intel64 Afficher les instructions en Intel64 ISA suffix Toujours afficher les suffixes d’instruction en syntaxe AT&T x86-64 DĂ©sassembleur en mode 64 bits # erreur interne, modificateur indĂ©fini (%c)# erreur interne, opĂ©rande « %s %s » indĂ©fini$%d bits inutilisĂ©s dans i386_cpu_flags. %d bits inutilisĂ©s dans i386_operand_type. %dsp16() prend une adresse symbolique, pas un nombre%dsp8() prend une adresse symbolique, pas un nombre%s : %d : « ) » manquante dans le champ de bits : %s %s : %d : champ de bits inconnu : %s %s : Erreur : %s : Avertissement : %s : erreur : %s:%d: %s : espace d'encodage de l'opcode non reconnu opĂ©rateur LSL interditopĂ©rateur ROR interditdĂ©calage (DP) hors intervalle.dĂ©calage (SP) hors intervalle.(inconnu(e))illĂ©gal*type d’opĂ©rande inconnu : %d**inconnu(e)*.dĂ©calage de 21 bits hors intervalleL’adressage 64 bits est dĂ©sactivĂ© [][ABANDONNER : opĂ©rande inconnuAdresse 0x%s hors intervalle. Erreur rencontrĂ©e pendant la gĂ©nĂ©ration des opĂ©rations d'instruction Ă©tendueConsidĂ©rer tous les insns comme des index insnsTentative de repĂ©rage d’un index de bit de 0La valeur de BO n'implique aucun indice de branche, lors de l'utilisation du modificateur + ou -Expression immĂ©diate erronĂ©eRegistre erronĂ© dans un post-incrĂ©mentRegistre erronĂ© dans un prĂ©-incrĂ©mentNom de registre Ă©rronĂ©GROS problĂšme dans parse_imm16 !Bits pour indexer les registres gĂ©nĂ©raux hors intervalle (0-15)Adresse d’octet requise - doit ĂȘtre paire.CpuMax != %d ! DĂ©sassemble les noms de « registre »DĂ©sassemble en mode architecture ESADĂ©sassemble en mode z/ArchitectureImpossible de spĂ©cifier le numĂ©ro de dĂ©pendance %s IncomprĂ©hensible : 0x%x Activer les extensions CDE pour l'espace N de coprocesseurEchec de traitement de la section %u Erreur : lecture depuis la mĂ©moire Ă©chouĂ©eExaminer l’étiquette prĂ©cĂ©dente pour dĂ©terminer le type d’insnsLe fichier a une section ME-Config invalide.Le fichier n'a pas de section ME-Config.paritĂ© GPR illĂ©galeHummmm 0x%xnote UC %d pour l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d note UC %d dans l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d UC : %s [%s] n’a pas de terminal ou de sous-classe UC : %s n’a pas de terminal ou de sous-classe Valeur immĂ©diate hors intervalle (-128 Ă  127)Valeur immĂ©diate hors intervalle (-32768 Ă  32767)Valeur immĂ©diate hors intervalle (-512 Ă  511)Valeur immĂ©diate hors intervalle (-7 Ă  8)Valeur immĂ©diate hors intervalle (-8 Ă  7)Valeur immĂ©diate hors intervalle (0 Ă  65535)Option NFP invalide : %sIndicateur de taille invalidele registre LP_COUNT ne peut pas ĂȘtre utilisĂ© comme registre de destinationConflit d’étiquette avec « Rx »Conflits d’étiquette avec le nom de registrePrĂ©fixe « # » manquantPrĂ©fixe « . » manquantPrĂ©fixe « pag: » manquantPrĂ©fixe « pof: » manquantPrĂ©fixe « seg: » manquantPrĂ©fixe « sof: » manquantNommer les globals bien connusAucune de repositionnement pour une petite valeur immĂ©diateN’est pas une adresse de type PC.Seuls $sp ou $15 sont autorisĂ©s avec cet opcodeSeuls $tp ou $13 sont autorisĂ©s avec cet opcodeL’opĂ©rande n’est pas un symboleOpĂ©rande hors intervalle. Doit ĂȘtre compris entre -32768 et 32767.Veuillez rapporter ce bogueAfficher les noms des registres CP0 et HWR selon l’architecture spĂ©cifiĂ©e.Afficher les noms des registres CP0 selon l’architecture spĂ©cifiĂ©e. Par dĂ©faut : Ă  partir du binaire dĂ©sassemblĂ©. Afficher les noms FPR selon l’ABI spĂ©cifiĂ©e. Par dĂ©faut : numĂ©rique. Afficher les noms GPR et FPR selon l’ABI spĂ©cifiĂ©e. Afficher les noms GPR selon l’ABI spĂ©cifiĂ©e. Par dĂ©faut : Ă  partir du binaire dĂ©sassemblĂ©. Afficher les noms HWR selon l’architecture spĂ©cifiĂ©e. Par dĂ©faut : Ă  partir du binaire dĂ©sassemblĂ©. Affiche les instructions inconnues suivant la longueur de leur deux premiers bitsReconaissance des instructions DSP.Reconnaissance des instructions FPU QuarkSE-EM.Reconaissance des instructions FPX DP.Reconaissance des instructions FPX SP.Reconaissance des instructions MSA. Reconaissance des instructions NPS400.Reconnaissance des instructions FPU double assist.Reconnaissance des instructions FPU double prĂ©cision.Reconnaissance des instructions FPU simple prĂ©cision.Reconnaissance du jeu d'instructions Global INValidate (GINV) ASE. Reconnaissance du jeu d'instructions Loongson Content Address Memory (CAM). Reconnaissance du jeu d'instructions Loongson EXTensions (EXT). Reconnaissance du jeu d'instructions Loongson EXTensions R2 (EXT2). Reconnaissance du jeu d'instructions Loongson MultiMedia extensions Instructions (MMI) ASE. Reconnaissance des instructions ASE d'adressage physique Ă©tendu (XPA). Reconnaissance des instructions de vectorisation ASE. Liste de registres invalideLe numĂ©ro de registre doit ĂȘtre compris entre r0 et r7Le numĂ©ro de registre doit ĂȘtre compris entre r8 et r15NumĂ©ro de registre invalide SR/SelID hors intervalleinstruction compatible "movprfx" SVE attendueinstruction SVE attendue aprĂšs "movprfx"SelID hors intervalleSĂ©lectionner les noms de registres brutsSĂ©lectionner les noms de registres utilisĂ©s par GCCSĂ©lectionner les noms de registres utilisĂ©s dans la documentation ISA pour ARMSĂ©lectionner les noms de registres utilisĂ©s par APCSSĂ©lectionner les noms de registres utilisĂ©s par ATPCSSĂ©lectionner les noms de registres spĂ©ciaux utilisĂ©s par ATPCSLe petit opĂ©rande n’était pas un nombre immĂ©diatNumĂ©ro de registre spĂ©cial hors intervalleErreur de syntaxe : pas de « ) » en suffixeLes options suivantes spĂ©cifiques au dĂ©sassemblage WebAssembly sont prises en charge avec l’utilisation de l’option -M : L’opĂ©rande de l’opĂ©rateur % n’est pas un symboleUIMM = 00000 est illĂ©gal.UIMM values >15 est illĂ©gal.UIMM values >7 est illĂ©gal.Erreur %d inconnue Utiliser les formes d'instructions caniniques. Utilise seulement la notation hĂ©xadĂ©cimale pour l'affichage.VSR chevauche l'opĂ©rande ACCValeur mal alignĂ©eLa valeur de l’opĂ©rande A doit ĂȘtre 0 ou 1mot clef W invalide dans le slot de l’opĂ©rande FR.registre W attenduWarning : dĂ©sassembleur inutilisable — pas assez de donnĂ©es disponiblesWarning: non valable comme instruction Ă  2 opĂ©randesWarning: non valable comme instruction d’émulationWarning: dĂ©tection d’utilisation rĂ©servĂ©e de bits A/L et B/WAttention : registre source %s (%s) sans sĂ©lecteur « chks » Attention : registre source %s (%s) sans sĂ©lecteur « chks » ou registres Warning: mode d’adressage CALLA inconnuintervalle de valeur acceptĂ©es -1 Ă  6registre d’adresse dans la plage de chargementcache writeback d'adresses attenduassertion Ă©chouĂ©e %s : %dtentative d’initialisation du bit 'at' lors de l’utilisation du modificateur + ou -tentative d’initialisation du bit y lors de l’utilisation du modificateur + ou -Cas erronĂ© %d (%s) dans %s : %dinstruction « %.50s » erronĂ©einstruction « %.50s  » erronĂ©ebit,base hors intervallebit,base hors intervalle pour un symboleopĂ©rande de branchement non alignĂ©branchement avec un dĂ©calage impairvaleur de branchement hors intervalle et avec un dĂ©calage impairvaleur de branchement hors intervallerepositionnement d’octet indisponibleimpossible de crĂ©er i386-init.h, errno = %s impossible de crĂ©er i386-tbl.h, errno = %s impossible de trouver %s pour la lecture impossible de lire i386-reg.tbl, errno = %s impossible de trouver ia64-ic.tbl pour la lecture impossible d’utiliser le registre de destination de nombre impairimpossible d’utiliser le registre source de nombre impairle coprocesseur CDE n'est pas entre 0 et 7 : %scgen_parse_address a retournĂ© un symbole. Symbole requis.classe %s dĂ©finie mais inutilisĂ©e coproc doit avoir un argument : %sl'argument coprocN prend les options "generic", "cde", ou "CDE" : %svaleur de dĂ©placement non alignĂ©eLa valeur de dĂ©placement hors intervalle et non alignĂ©evaleur de dĂ©placement hors intervalleComment spĂ©cifier %% pour la dĂ©pendance %s ? valeur immĂ©diate dsp:16 hors intervallevaleur immĂ©diate dsp:20 hors intervallevaleur immĂ©diate dsp:24 hors intervallevaleur immĂ©diate dsp:8 hors intervalleattendu 16, 32, ou 64 inadresse relative GOT attendue : got(symbole)adresse relative GOT attendue : gotoffhi16(symbole)adresse relative GOT attendue : gotofflo16(symbole)adresse relative GP attendue : gp(symbole)opĂ©rateur Ă©tendu attenduregistre externele premier registre du rang devrait ĂȘtre r13valeur immĂ©diate en virgule flottante attenduela valeur en virgule doit ĂȘtre 0,0 ou 1,0la valeur en virgule doit ĂȘtre 0,5 ou 1,0la valeur en virgule doit ĂȘtre 0,5 ou 2,0valeur d’opĂ©rande L illĂ©galevaleur d’opĂ©rande PL illĂ©galevaleur d’opĂ©rande WC illĂ©galemasque de bits illĂ©galid illĂ©gal (%d)valeur immĂ©diate illĂ©galeusage illĂ©gal des parenthĂšsesimm10 hors intervallevaleur immĂ©diate imm:6 hors intervallevaleur immĂ©diate hors de l’intervalle 0-7valeur immĂ©diate hors de l’intervalle 1-2valeur immĂ©diate hors de l’intervalle 1-8valeur immĂ©diate hors de l’intervalle 2-9dĂ©calage immĂ©diatvaleur immĂ©diate hors intervallevaleur immĂ©diate trop grande pour la taille de l’élĂ©mentvaleur immĂ©diateLa valeur immĂ©diate ne doit pas ĂȘtre un registrevaleur immĂ©diate hors intervallevaleur immĂ©diate hors intervallevaleur immĂ©diate Ă©gale Ă  zĂ©ro attenduevaleur d’opĂ©rande L incompatibleregistre d’index dans la plage de chargementregistre d’index xzr non autorisĂ©l'instruction ouvre une nouvelle sĂ©quence de dĂ©pendance sans mettre fin Ă  la prĂ©cĂ©dentedonnĂ©es insuffisantes pour dĂ©coder l'instructionerreur interne du dĂ©sassembleurerreur interne : unitĂ© d'instruction erronĂ©eerreur interne : code majeur erronĂ©erreur interne : sparc-opcode.h erroné : « %s » == « %s » erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx erreur interne : vliw->next_slota une mauvaise valeurerreur interne : bpf_cgen_cpu_open : boutisme non dĂ©finierreur interne : bpf_cgen_cpu_open : argument %d non pris en chargeerreur interne : bpf_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : description d'opcode cassĂ©e pour : « %s %s »erreur interne : cris_cgen_cpu_open : boutisme non dĂ©finierreur interne : cris_cgen_cpu_open : argument %d non pris en chargeerreur interne : cris_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : pas de mĂ©thode connue pour analyser les rĂ©sultatserreur interne : epiphany_cgen_cpu_open : boutisme non dĂ©finierreur interne : epiphany_cgen_cpu_open : argument %d non pris en chargeerreur interne : epiphany_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : fr30_cgen_cpu_open : boutisme non dĂ©finierreur interne : fr30_cgen_cpu_open : argument %d non pris en chargeerreur interne : fr30_cgen_rebuild_tables : confit de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : frv_cgen_cpu_open : boutisme non dĂ©finierreur interne : frv_cgen_cpu_open : argument %d non pris en chargeerreur interne : frv_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : immediate() appelĂ©e avec un nombre d'octets invalide (%d)erreur interne : ip2k_cgen_cpu_open : boutisme non dĂ©finierreur interne : ip2k_cgen_cpu_open : argument %d non pris en chargeerreur interne : ip2k_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : iq2000_cgen_cpu_open : boutisme non dĂ©finierreur interne : iq2000_cgen_cpu_open : argument %d non pris en chargeerreur interne : iq2000_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : lm32_cgen_cpu_open : boutisme non dĂ©finierreur interne : lm32_cgen_cpu_open : argument %d non pris en chargeerreur interne : lm32_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : m32c_cgen_cpu_open : boutisme non dĂ©finierreur interne : m32c_cgen_cpu_open : argument %d non pris en chargeerreur interne : m32c_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : m32r_cgen_cpu_open : boutisme non dĂ©finierreur interne : m32r_cgen_cpu_open : argument %d non pris en chargeerreur interne : m32r_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : mep_cgen_cpu_open : boutisme non dĂ©finierreur interne : mep_cgen_cpu_open : argument %d non pris en chargeerreur interne : mep_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : mt_cgen_cpu_open : boutisme non dĂ©finierreur interne : mt_cgen_cpu_open : argument %d non pris en chargeerreur interne : mt_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : or1k_cgen_cpu_open : boutisme non dĂ©finierreur interne : or1k_cgen_cpu_open : argument %d non pris en chargeerreur interne : or1k_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : ressource matĂ©rielle inconnueerreur interne : opĂ©rande « %s » inconnuerreur interne : champ %d inconnu lors de la construction d’instructionerreur interne : champ %d inconnu lors du dĂ©codage d’instruction.erreur interne : champ %d inconnu lors de l’obtention d’un opĂ©rande int.ereur interne : champ %d inconnu lors de l’obtention d’un opĂ©rande vma.erreur interne : Champ %d inconnu lors de l’analyseerreur interne : champ %d inconnu lors de l’affichage d’instruction.erreur interne : champ %d inconnu lors de l’initialisation d’un opĂ©rande int.errer interne : champ %d inconnu lors de l’initialisation d’un opĂ©rande vma.erreur interne : xc16x_cgen_cpu_open : boutisme non dĂ©finierreur interne : xc16x_cgen_cpu_open : argument %d non pris en chargeerreur interne : xc16x_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : xstormy16_cgen_cpu_open : boutisme non dĂ©finierreur interne : xstormy16_cgen_cpu_open : argument %d non pris en chargeerreur interne : xstormy16_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"repositionnement interne de type invalideinterne : code non dĂ©boguĂ© (test manquant) : %s : %d%function() invalide Ă  cette positionnumĂ©ro Ddd invalideopĂ©rateur R invalidenumĂ©ro TH invalidetype d’adresse incorrecte pour l’opĂ©randemode d’adressage incorrectearithmetique immĂ©diate invalidenumĂ©ro bat invalideoption conditionnelle invalideconstante invalideaccĂšs compteur invalideopĂ©rateur Ă©tendu ou de dĂ©calage invalideImmediat incorrecte, devrait ĂȘtre 1, 2 ou 4champ de masque invalidemasque mfcr invalideoffset invalidedĂ©calage invalide : doit ĂȘtre dans l'intervalle [-512, -8] et un multiple de 8opĂ©rande invalide. Type doit ĂȘtre 0, 1 ou 2 seulement.position incorrecte, devrait ĂȘtre 0, 16, 32, 48 ou 64.position incorrecte, devrait ĂȘtre 0, 8, 16 ou 24position incorrecte, devrait ĂȘtre 16, 32, 64 ou 128.position incorrecte, devrait ĂȘtre 0, 4, 8
 124.longueur de post-incrĂ©ment invalideregistre invalideregistre invalide pour l’ajustement de la pileliste de registres invalidenom de registre invalidenumĂ©ro de registre invalide, devrait ĂȘtre blinknumĂ©ro de registre invalide, devrait ĂȘtre fpnumĂ©ro de registre invalide, devrait ĂȘtre pcldĂ©calage de registre invalideopĂ©rande de registre invalide lors de la mise Ă  jourvaleur immĂ©diate rĂ©pliquĂ©e MOV incorrectelongueur de dĂ©calage invalideopĂ©rateur de dĂ©calage invalidetaille incorrecte, doit ĂȘtre dans l’intervalle 1 Ă  64.taille incorrecte, devrait ĂȘtre 1, 2, 4 ou 8taille incorrecte, devrait ĂȘtre numĂ©ro de registre spĂ©cial invalidenumĂ©ro tbr invalidevaleur immĂ©diate invalide pour les valeurs immĂ©diates CMEM ld/stvaleur immĂ©diate invalidesaut indicĂ© non alignĂ©rebut en fin de lignele dernier registre du rang ne correspond pasprĂ©diction de fusion attendue en raison de l'instruction prĂ©cĂ©dente "movprfx"spĂ©cification de privilĂšges incohĂ©rente %s=%s, l'attribut de privilĂšge elf est %s« ) » manquante« ] » manquantopĂ©rateur Ă©tendu manquantmnĂ©monique manquante dans la chaĂźne de syntaxeregistre manquantle format le plus rĂ©cent « %s » apparaĂźt plus restrictif que « %s » note multiple %s non gĂ©rĂ©e multiplicateurvaleur immĂ©diate nĂ©gative interditedĂ©calage nĂ©gatif ou non alignĂ© attenduaucun instruction mappĂ©e directement Ă  l'UC %s aucun instruction mappĂ©e directement Ă  l’UC %s [%s]longueur de dĂ©calage interdite pour les constantes 8 bitscouple r0l/r0h invalideformat de dĂ©calage (IP) invalideL’opcode %s n’a pas de classe (ops %d %d %d) L’opĂ©rande n’est pas zĂ©roopĂ©rande hors intervalle (%ld n’est pas entre %ld et %ld)opĂ©rande hors intervalle (%ld n’est pas entre %ld et %lu)opĂ©rande hors intervalle (%lu n’est pas entre %lu et %lu)opĂ©rande hors intervalle (0x%lx n’est pas entre 0 et 0x%lx)opĂ©rande hors intervalle (pas entre 1 et 255)mĂ©moire saturĂ©eregistre de sortie de l'instruction prĂ©cĂ©dente "movprfx" attendu comme sortieregistre de sortie de l'instruction prĂ©cĂ©dente "movprfx" non utilisĂ© par l'instruction couranteregistre de sortie de l'instruction prĂ©cĂ©dente "movprfx" utilisĂ© comme entrĂ©eĂ©crasement du champ %s->%s Ă©crasement de la note %d par la note %d (UC : %s) p0-p7 attenduparse_addr16 : opindex invalide.L’opĂ©rande de l’opĂ©rateur % n’est pas un symbolevaleur de position hors intervalleregistre prĂ©dit diffĂ©rent de celui de l'instruction prĂ©cĂ©dente "movprfx"instuction prĂ©dite attendue aprĂšs "movprfx"la prĂ©cĂ©dente sĂ©quence "movprfx" n'est pas terminĂ©electure depuis un registre en lecture / Ă©critureUn registre paire doit ĂȘtre continuUn registre paire doit commencer par un mĂȘme registrele registre R30 est un indicateur de limmindex d’élĂ©ment de registrele registre doit ĂȘtre BLINKle registre doit ĂȘtre GPle registre doit ĂȘtre ILINK1le registre doit ĂȘtre ILINK2le registre doit ĂȘtre PCLle registre doit ĂȘtre R0le registre doit ĂȘtre R1le registre doit ĂȘtre R2le registre doit ĂȘtre R3le registre doit ĂȘtre SPle registre doit ĂȘtre dans la plage r0-r3 ou r12-r15nom de registre utilisĂ© comme valeur immĂ©diatenumĂ©ro de registreLe numĂ©ro de registre doit ĂȘtre pairregistre hors intervalletaille de registre incompatible avec l'instruction prĂ©cĂ©dente "movprfx"registre source dĂ©placĂ© dans une valeur immĂ©diateregistre indisponible pour les instructions courtesrepositionnement invalide du magasinrotation attendue de 0, 90, 180 ou 270rotation attendue de 90 ou 270registre source %s (%s) n’a pas de registres longueur du dĂ©calagela longueur de dĂ©calage doit ĂȘtre 0 ou 12longueur de dĂ©calage attendue de 0 ou 16longueur de dĂ©calage attendu de 0 ou 8la longueur de dĂ©calage doit ĂȘtre un multiple de 16dĂ©calage interditopĂ©rateur de dĂ©calage attendules opĂ©randes des registres source et cible doivent ĂȘtre diffĂ©rentsle registre spĂ©cifiĂ© ne peut pas ĂȘtre lu depuisle registre spĂ©cifiĂ© ne peut pas ĂȘtre Ă©crit versregistre de pointeur de pile attenduerreur de syntaxe (caractĂšre « %c » attendu, « %c » trouvĂ©)erreur de syntaxe (caractĂšre « %c » attendu, fin de l’instruction trouvĂ©e)impossible de modifier le rĂ©pertoire vers « %s », errno = %s indĂ©fini(e)cache writeback d’adresses inattenduinconnu(e)inconnu 0x%02lxinconnu 0x%04lxoption S/390 du dĂ©sassembleur inconnue : %schamp de bits inconnu : %s dĂ©calage d’opĂ©rande inconnu : %s contrainte « %c » inconnuedĂ©calage d’opĂ©rande inconnu : %xspĂ©cification de privilĂšge inconnue dĂ©finie par %s=%sregistre inconnu : %doption CPU du dĂ©sassembleur inconnue : %soption du dĂ©sassembleur inconnue : %sjeu de registres inconnu : %soption du dĂ©sassembleur inconnue avec '=' : %soption du dĂ©sassembleur inconnue : %sforme d’instruction inconnueinstruction inconnuela valeur doit ĂȘtre un multiple de 16la valeur doit ĂȘtre dans l’intervalle 0 Ă  240la valeur doit ĂȘtre dans l’intervalle 0 Ă  28la valeur doit ĂȘtre dans l’intervalle 0 Ă  31la valeur doit ĂȘtre dans l’intervalle 1 Ă  la valeur doit ĂȘtre une puissance de 2valeur hors de l’intervalle 1 Ă  256vector5 hors intervallevector8 hors intervalleavertissement : l'option inconnue -M%s est ignorĂ©evaleur de largeur hors intervalleĂ©criture depuis un registre en lecture / Ă©criturez0-z15 attenduz0-z7 attendu